Alliance Memory SDRAM 1 GB Surface, 84-Pin 16 bit FBGA

Offre groupée disponible

Sous-total (1 plateau de 209 unités)*

744,04 €

(TVA exclue)

900,79 €

(TVA incluse)

Add to Basket
sélectionner ou taper la quantité
Commandes ci-dessous 75,00 € coût (TVA exclue) 5,95 €.
Temporairement en rupture de stock
  • Expédition à partir du 27 avril 2026
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
le plateau*
209 - 2093,56 €744,04 €
418 - 4183,535 €738,82 €
627 - 8363,311 €692,00 €
1045 - 18813,169 €662,32 €
2090 +3,069 €641,42 €

*Prix donné à titre indicatif

N° de stock RS:
230-8436
Référence fabricant:
AS4C64M16D2A-25BIN
Fabricant:
Alliance Memory
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Alliance Memory

Memory Size

1GB

Product Type

SDRAM

Organisation

64M x 16

Data Bus Width

16bit

Address Bus Width

13bit

Number of Bits per Word

16

Maximum Clock Frequency

400MHz

Maximum Random Access Time

0.4ns

Mount Type

Surface

Package Type

FBGA

Minimum Operating Temperature

-40°C

Pin Count

84

Maximum Operating Temperature

95°C

Height

1.2mm

Width

12.5 mm

Length

8.1mm

Standards/Approvals

RoHS

Series

AS4C64M16D2A

Automotive Standard

No

Minimum Supply Voltage

1.7V

Maximum Supply Voltage

1.9V

The Alliance Memory AS4C64M16D2A is a high-speed CMOS Double-Data-Rate-Two (DDR2), synchronous dynamic random- access memory (SDRAM) containing 1024 Mbits in a 16-bit wide data I/Os. It is internally configured as a 8-bank DRAM, 8 banks x 8Mb addresses x 16 I/Os. The device is designed to comply with DDR2 DRAM key features such as posted CAS# with additive latency, Write latency = Read latency -1, Off-Chip Driver (OCD) impedance adjustment, and On Die Termination(ODT).

Supports JEDEC clock jitter specification

Fully synchronous operation

Fast clock rate: 400 MHz

Differential Clock, CK & CK#

Bidirectional single/differential data strobe DQS & DQS#

8 internal banks for concurrent operation

4-bit prefetch architecture

Inte

Liens connexes