Infineon 1ED44173N01BXTSA1 MOSFET Gate Driver 1, 2.6 A 6-Pin 25 V, SOT-23

Voir l’ensemble des Gate Drivers
Offre groupée disponible

Sous-total (1 paquet de 5 unités)*

3,87 €

(TVA exclue)

4,685 €

(TVA incluse)

Add to Basket
sélectionner ou taper la quantité
En stock
  • 1 890 unité(s) prête(s) à être expédiée(s) d'un autre centre de distribution
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
le paquet*
5 - 450,774 €3,87 €
50 - 1200,644 €3,22 €
125 - 2450,604 €3,02 €
250 - 4950,556 €2,78 €
500 +0,516 €2,58 €

*Prix donné à titre indicatif

Options de conditionnement :
N° de stock RS:
258-0596
Référence fabricant:
1ED44173N01BXTSA1
Fabricant:
Infineon
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Infineon

Product Type

MOSFET

Output Current

2.6A

Pin Count

6

Package Type

SOT-23

Fall Time

5ns

Driver Type

MOSFET

Rise Time

5ns

Minimum Supply Voltage

8.6V

Number of Drivers

1

Maximum Supply Voltage

25V

Minimum Operating Temperature

-40°C

Maximum Operating Temperature

150°C

Series

1ED44173N01B

Standards/Approvals

JEDEC JESD47/22, J-STD-020

Automotive Standard

No

The Infineon single-channel low-side MOSFET gate driver IC is a low-voltage, power MOSFET non-inverting gate driver. Proprietary latch immune CMOS technologies

enable ruggedized monolithic construction. The logic input is compatible with standard CMOS or LSTTL output. The output driver features a current buffer stage. The single-channel low-side MOSFET gate driver IC has OCP pin for over current protection sense and a FAULT status output. The EN/FLT needs to be outside pulled up to provide normal operation, pulling EN/FLT low disable the driver. Internal circuitry on VCC pin provides an under voltage lockout protection that holds output low until VCC supply voltage is within operating range.

Single pin for fault output and enable

Programmable fault clear time

Under voltage lockout for MOSFETs

CMOS Schmitt-triggered inputs

Output in phase with input

Liens connexes