Infineon IRS2103SPBF, Gate Driver, 600 mA 8-Pin 625 V, SOIC

Voir l’ensemble des Gate Drivers
Offre groupée disponible

Sous-total (1 paquet de 5 unités)*

7,62 €

(TVA exclue)

9,22 €

(TVA incluse)

Add to Basket
sélectionner ou taper la quantité
En stock
  • 3 785 unité(s) prête(s) à être expédiée(s) d'un autre centre de distribution
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
le paquet*
5 - 451,524 €7,62 €
50 - 1201,294 €6,47 €
125 - 2451,22 €6,10 €
250 - 4951,128 €5,64 €
500 +1,052 €5,26 €

*Prix donné à titre indicatif

Options de conditionnement :
N° de stock RS:
257-5809
Référence fabricant:
IRS2103SPBF
Fabricant:
Infineon
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Infineon

Product Type

Gate Driver

Output Current

600mA

Pin Count

8

Fall Time

35ns

Package Type

SOIC

Driver Type

Gate Driver

Rise Time

70ns

Minimum Supply Voltage

10V

Maximum Supply Voltage

625V

Minimum Operating Temperature

-40°C

Maximum Operating Temperature

150°C

Series

IRS2103

Standards/Approvals

RoHS

Automotive Standard

No

The Infineon half bridge driver is a high voltage, high speed power MOSFET and IGBT drivers with dependent high- and low-side referenced output channels. Proprietary HVIC and latch immune CMOS technologies enable ruggedized monolithic construction. The logic input is compatible with standard CMOS or LSTTL output, down to 3.3 V logic. The output drivers feature a high pulse current buffer stage designed for minimum driver cross conduction. The floating channel can be used to drive an N-channel power MOSFET or IGBT in the high-side configuration which operates up to 600 V.

Floating gate driver designed for bootstrap operation

Fully operational to +600 V

Tolerant to negative transient voltage, dV/dt immune

Gate drive supply range from 10 V to 20 V

Under voltage lockout

33 V, 5 V, and 15 V logic input compatible

Cross-conduction prevention logic

Matched propagation delay for both channels

Internal set dead time

High-side output in phase with HIN input

Low-side output out of phase with LIN input


Liens connexes