Nexperia 2 Flip Flop IC 74LVC, D Type, 14-Pin TSSOP

Sous-total (1 bobine de 2500 unités)*

330,00 €

(TVA exclue)

400,00 €

(TVA incluse)

Add to Basket
sélectionner ou taper la quantité
Temporairement en rupture de stock
  • Expédition à partir du 28 janvier 2027
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
la bobine*
2500 +0,132 €330,00 €

*Prix donné à titre indicatif

N° de stock RS:
170-4845
Référence fabricant:
74LVC74APW,118
Fabricant:
Nexperia
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Nexperia

Product Type

Flip Flop IC

Logic Family

74LVC

Input Type

Single Ended

Output Type

D Type

Clock Frequency

120MHz

Polarity

Inverting, Non-Inverting

Mount Type

Surface

Minimum Supply Voltage

1.65V

Package Type

TSSOP

Maximum Supply Voltage

3.6V

Pin Count

14

Trigger Type

Positive Edge

Flip-Flop Type

D Flip-Flop

Maximum Propagation Delay Time @ CL

6.5ns

Minimum Operating Temperature

-40°C

Number of Elements per Chip

2

Maximum Operating Temperature

125°C

Length

5.1mm

Height

0.95mm

Standards/Approvals

No

Automotive Standard

No

Pays d'origine :
CN
The 74LVC74A is a dual edge triggered D-type flip-flop with individual data (nD) inputs, clock (nCP) inputs, set (nSD) and (nRD) inputs, and complementary nQ and nQ outputs. The set and reset are asynchronous Active LOW inputs and operate independently of the clock input. Information on the data input is transferred to the nQ output on the LOW-to-HIGH transition of the clock pulse. The nD inputs must be stable one set-up time prior to the LOW-to-HIGH clock transition, for predictable operation.

Mixed 5 V and 3.3 V applications

Improved signal integrity with integrated termination resistors

High noise immunity

Flow through pin out for easy layout

Wide supply voltage range

Low propagation delay

Overvoltage tolerant input options

Integrated source termination resistor options

Bus hold options

Frequency division

Controlled delays

Interface between asynchronous and synchronous systems

Liens connexes

Soyez le/la premier·ère à être informé de nos nouveautés produits et de nos offres spéciales.

adresse e-mail

Les données personnelles que vous nous fournissez en vous inscrivant à cette liste de diffusion seront traitées conformément à notre politique de confidentialité.