Renesas Electronics 9DB633AGILF Clock Buffer 28-Pin TSSOP
- N° de stock RS:
- 263-7987
- Référence fabricant:
- 9DB633AGILF
- Fabricant:
- Renesas Electronics
Offre groupée disponible
Sous-total (1 tube de 50 unités)*
222,50 €
(TVA exclue)
269,00 €
(TVA incluse)
Frais de livraison offerts pour toute commande de plus de 75,00 €
Temporairement en rupture de stock
- Expédition à partir du 10 avril 2026
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité | Prix par unité | le tube* |
|---|---|---|
| 50 - 50 | 4,45 € | 222,50 € |
| 100 - 200 | 4,027 € | 201,35 € |
| 250 - 450 | 3,925 € | 196,25 € |
| 500 - 950 | 3,822 € | 191,10 € |
| 1000 + | 3,729 € | 186,45 € |
*Prix donné à titre indicatif
- N° de stock RS:
- 263-7987
- Référence fabricant:
- 9DB633AGILF
- Fabricant:
- Renesas Electronics
Spécifications
Documentation technique
Législations et de normes
Détails du produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Renesas Electronics | |
| Number of Elements per Chip | 5 | |
| Maximum Supply Current | 200 μA | |
| Maximum Input Frequency | 110MHz | |
| Mounting Type | Surface Mount | |
| Package Type | TSSOP | |
| Pin Count | 28 | |
| Sélectionner tout | ||
|---|---|---|
Marque Renesas Electronics | ||
Number of Elements per Chip 5 | ||
Maximum Supply Current 200 μA | ||
Maximum Input Frequency 110MHz | ||
Mounting Type Surface Mount | ||
Package Type TSSOP | ||
Pin Count 28 | ||
- Pays d'origine :
- TW
The Renesas Electronics zero-delay buffer supports PCIe Gen1 and Gen2 clocking requirements. It is driven by a differential SRC output pair from an IDT main clock generator. It attenuates jitter on the input clock and has a selectable PLL bandwidth to maximize performance in systems with or without spread-spectrum clocking.
SMBus Interface
Selectable PLL bandwidth
Minimizes jitter peaking in downstream PLLs
Cycle-to-cycle jitter < 50ps
Output-to-output skew < 50 ps
PCIe Gen3 phase jitter < 1.0ps RMS
Selectable PLL bandwidth
Minimizes jitter peaking in downstream PLLs
Cycle-to-cycle jitter < 50ps
Output-to-output skew < 50 ps
PCIe Gen3 phase jitter < 1.0ps RMS
Liens connexes
- Renesas Electronics 9DB633AGILF Clock Buffer 28-Pin TSSOP
- Renesas Electronics 9DB403DGLFT Clock Buffer 28-Pin TSSOP-28
- Renesas Electronics 9DB433AGLF Clock Buffer 28-Pin TSSOP-28
- Renesas Electronics 9DB433AGILF Clock Buffer 28-Pin TSSOP-28
- Renesas Electronics 9DB433AGLFT Clock Buffer 28-Pin TSSOP-28
- Renesas Electronics 9DB403DGILF Clock Buffer 28-Pin TSSOP
- Renesas Electronics 9DB403DGLF Clock Buffer 28-Pin TSSOP
- Renesas Electronics 9DB106BGLF Clock Buffer 28-Pin TSSOP