Microchip Complex Programmable Logic Device ATF15xx EEPROM 64 Cells, 64 I/O, 7.5 ns 10 Labs, In System Programmability

Offre groupée disponible

Sous-total 10 unités (conditionné en plateau)*

51,65 €

(TVA exclue)

62,50 €

(TVA incluse)

Add to Basket
sélectionner ou taper la quantité
Temporairement en rupture de stock
  • Expédition à partir du 15 avril 2026
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
10 - 225,165 €
24 - 985,03 €
100 +4,915 €

*Prix donné à titre indicatif

Options de conditionnement :
N° de stock RS:
177-3626P
Référence fabricant:
ATF1504AS-10AU100
Fabricant:
Microchip
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Microchip

Product Type

Complex Programmable Logic Device

Series

ATF15xx

Number of Macro Cells

64

Number of User I/Os

64

Maximum Propagation Delay Time

7.5ns

Memory Type

EEPROM

Number of Logic Blocks/Elements

10

In System Programmability

Yes

Mount Type

Surface

Package Type

TQFP

Maximum Operating Temperature

85°C

Pin Count

100

Minimum Supply Voltage

3V

Minimum Operating Temperature

-40°C

Maximum Supply Voltage

3.6V

Individual Output Enable Control

Yes

Width

14.1 mm

Standards/Approvals

No

Length

14.1mm

Height

1.05mm

Maximum Operating Frequency

125MHz

Re-programmability Support

Yes

Automotive Standard

No

Pays d'origine :
TW
The Atmel ®ATF1504AS(L) is a high-performance, high-density Complex Programmable Logic Device (CPLD) which utilizes the Atmel proven electrically-erasable memory technology. With 64 logic macrocells and up to 68 inputs, it easily integrates logic from several TTL, SSI, MSI, LSI, and classic PLDs.

High-density, High-performance, Electrically-erasable Complex Programmable

Logic Device

64 Macrocells

5 Product Terms per Macrocell, Expandable up to 40 per Macrocell

44, 84, 100 Pins

7.5ns Maximum Pin-to-pin Delay

Registered Operation up to 125MHz

Enhanced Routing Resources

In-System Programmability (ISP) via JTAG

Flexible Logic Macrocell

D/T/Latch Configurable Flip-flops

Global and Individual Register Control Signals

Global and Individual Output Enable

Programmable Output Slew Rate

Liens connexes